实验八 功能数字钟

基于FPGA的数字实验指导书（Anlogic FPGA版本） Category

2021

07-26

实验八 功能数字钟

07-26

实验七 抢答器

07-26

实验六 加法计数器

07-26

实验五 触发器 实验5.3 实现4JK触发器

07-26

实验五 触发器 5.1 使用门级结构描述D触发器

07-26

实验五 触发器 5.2 使用行为描述语句实现8D触发器

07-26

实验四 数据选择器

07-26

实验三 译码器 编码器 3.2 实现8-3优先编码器

07-26

实验三 译码器 编码器 3.1 实现3-8译码器

07-26

实验二集成逻辑门及其基本应用 2.2 利用门电路设计实现全加器功能